在正在到来的后摩尔时代，霍尔元件等芯片先进制程逐渐突破物理极限，由先前的“如何把芯片变得更小”转变为“如何把芯片封得更小”，先进封装随之浮出水面。
另一方面，先进制程带来的设计成本也水涨船高。IBS首席执行官Handel Jones表示，设计28nm芯片的平均成本为4000万美元。相比之下，设计7nm芯片的成本为2.17亿美元，设计5nm芯片的成本为4.16亿美元，3nm设计更将耗资5.9亿美元。一般公司很难承受。
双重挑战下，Chiplet风潮正在来临。
Chiplet技术是SoC集成发展到一定程度之后的一种新的芯片设计方式，通过将SoC分成较小的裸片（Die），再将这些模块化的小芯片（裸片）互连起来，采用新型封装技术，将不同功能、不同工艺制造的小芯片封装在一起，成为一个异构集成芯片。
通俗点讲，就是把不同功能的芯片单元（可以使用不同的工艺节点制造，甚至可以由不同的供应商提供）封装到一个芯片里，快速定制出一个能满足多种功能需求的芯片产品。Chiplet的兴起有望解决工艺提升困难，以及导致的芯片制造成本问题。
芯原股份董事长戴伟民认为，并非每种芯片都需要5nm/7nm这样的尖端工艺，也不是每一家公司都能负担的起先进工艺的成本，Chiplet这种将不同工艺节点的die混封的新形态或将是未来芯片的重要趋势之一。
以AMD为例，AMD第二代EPYC服务器处理器Ryzen采用小芯片设计，将先进的台积电7nm工艺制造的CPU模块与更成熟的格罗方德12/14nm工艺制造的I/O模块组合，7nm可满足高算力的需求，12/14nm则降低了制造成本。同时，采用更成熟制程的I/O模块还有助于整体良率的提升。
Chiplet其实并不是一个新技术，只是在新工艺节点越来越贵，竞争越来越激烈的半导体市场上，又被重新派上了用场。随着Chiplet的优势逐渐显露，它正被微处理器、SoC、GPU和FPGA等更先进和高度集成的半导体器件采用。
多年来，AMD、英特尔、Marvell、ODSA、DARPA和其他公司都逐渐在开发支持小芯片的设计。随着越来越多的玩家进入，更多的设计样本正在推动成本的下降，加速Chiplet生态发展。据Omdia报告，2018年Chiplet市场规模为6.45亿美元，预计到2024年会达到58亿美元，2035年则超过570亿美元，Chiplet的全球市场规模正在迎来快速增长。
如果您想了解更多华芯霍尔元件产品信息，欢迎访问我们的官网https://www.wxhxkj.com/或者https://www.chhxs.cn/，无锡华芯科技竭诚为您服务！
*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。
发布文章
